写在考研结束之后 今天是考研结束之后的第一天，在结束了九十多天的考研复习和两天的考研历程之后，我终于可以有时间写一些东西了。这段时间，我要感谢我的女朋友对我的支持，我要感谢我的好朋友勇哥每天和我一起在楼底下的守正书院自习，感谢我的导师，感谢实验室的同事们，这段时间虽然不能说是很快乐，但是总体上来说还是有收获的。我在这里记录一下这段时间的一些想法。 我所认为的考研的本质 考研本质上是对高考制度的延续

我在2023年9月21日复盘我的保研失败过程，这个时候距离保研名额出来已经过了三天，我得以有机会重新审视这段历程。毕竟真的很可惜。 复盘 我走的特殊学术特长保研推免，因为我在大二时拿到了数学建模美赛的一等奖。特殊学术专长推免总共三个名额，算上我候选人就三个，所以如果我达成了保研的资格条件，那我就肯定有保研名额。但是没有. 保研的资格中有一项是"截至第六学期，须完成本专业培养方案中课程性质

杭州电子科技大学第一次参加龙芯杯就拿到二等奖龙芯杯历史上第一次双非学校拿到二等奖 处理器设计不是阳春白雪，不是只有985、211才能参与的多么高深的工作。我相信，在接受了正确的知识之后，哪怕是像我们杭州电子科技大学这样的地方特色高校出来的学生，也能够做出一些有意义的工作，也能够从处理器设计中收获到知识与喜悦。希望更多的人能

学习 Chisel 的高级用法，需要先了解 Scala 的函数式编程，这里记录一些 Chisel 的函数式用法。 Vector map zip case 12val tagCheckVec = Wire(Vec(wayAmount, Bool()))tagCheckVec := (tagData.map( _ === tag) zip valid(index)).map{case (t

什么是 Cache Cache 是一种高速缓存，用于存储计算机处理器频繁访问的数据，以提高计算机的性能。 计算机需要从内存中读取数据，但内存的读取速度比处理器慢得多。因此，Cache 作为一个介于处理器和内存之间的高速缓存，可以存储处理器频繁访问的数据，以便更快地访问。 设计 Cache 模块 8KB, 两路组相连, 1 路 4KB, Cache 行大小 16B, 共 512 行, 采用 Tag

在 CPU 设计中，访存在极大程度上限制着 CPU 的频率增加。读取数据和写入数据的时间往往是计算所占时间的三十倍以上。整个体系结构的研究过程其实就是在不断平衡 CPU 运行速度与访存速度的过程。正因如此，出现了许多体系结构方法，比如 Cache，总线，分支预测。 AXI 总线是被广泛使用的一种总线协议，它具有较强的可拓展性和可兼容性。同时它的复杂程度也比较高。可以说，在设计 CPU 的过程中，实

本文将会介绍在Windows系统上，如何从零开始配置Chisel环境。Chisel是一个使用Scala构建的代码框架，它用于高层次硬件设计语言的硬件构建。本文主要介绍了在配置Chisel环境时的一些问题和解决方法。

由于hexo自带的markdown渲染数学公式不支持多行公式\aligned的运用. 因此我最开始参考fluid的文档换了mathjax,结果发现pandoc不能很好的支持plantuml. 随后我又换了katex,katex既能很好的支持plantuml,也可以正常显示数学公式. 但是我一开始忘记在主题配置下指定公式引擎结果同时显示了两行公式,一行是原先的mathjax,一行是katex,这个地

在 vscode 中下载 plantuml 插件和 markdown 的一些杂七杂八的插件就可以用 plantuml 来写思维导图了。 123456789101112131415161718192021222324252627@startmindmap<style> node { FontName 微软雅黑 FontSize 17 LineThicknes

读书《计算机体系结构：量化研究方法》。这份笔记的特点：只记下我觉得可能会在比赛/面试/项目中理解的理论和技巧。别的用到的时候再update一下。 这篇文章是完全的实用功利主义的文章，因此不可避免的会缺少一些原书中非常值得玩味的部分和知识，比如第一章中，我不关心成本/功耗/面积等参数，而在实际的处理器设计中，这三者有时比性能更重要。 处理器的性能分析 第一章中主要总结了处理器性能的各个指标以及其公式